Why OpenMP is not found by Clang
Why OpenMP is not Found by Clang 当使用 clang 作为 C++ 编译器时，CMAKE 无法找到 OpenMP, 如下：
Copy
[cmake] -- Could NOT find OpenMP_CXX (missing: OpenMP_CXX…
Static Timing Analysis Basics
Preface This note only introduce the essential concepts about Static Timing Analysis, which not contains:
Async, i.e. remove, recover
Timin…
数字集成电路物理设计3.1：布图规划
前言 简单概括
结合 OpenROAD 对 floorplan 的粗略概括：
floorplan 的内容是对芯片内部接口的完整规划与设计，包括：
芯片大小 (ifp):
initializes floorplan constraints, die/core area…
数字集成电路物理设计1.2：设计流程
展平式物理设计 展平式物理设计：基于 standard cell 从下到上进行物理设计, 包括设计晶体管、仿真、建立版图，再对逻辑门单元仿真建模。
优点：
全面查看信息：展平式设计允许设计者看到芯片中所有单元（cell）的信息，这有助于进行全局的时序分析和优化。
时序收敛容易…
IC基础概念：LEF, DEF & LIB 文件
简单来说，LIB/LEF/DEF 为一种包含特定信息的，供 EDA 工具使用的文件格式。 这篇文章将讨论：
这些文件的作用是什么？
为什么需要这些文件？
不会讨论：
文件细节，每个字段含义
Timing Library Format
描述标准单元 timing 和…
IC基础概念：集成电路设计流程
本文前情提要： only focus on major/key steps in digital IC design flow.
尽量避免晦涩术语
集成电路设计流程是一种系统化的方法，包括一系列步骤，直至集成电路蓝图准备就绪，可以转移到半导体工厂进行制造。
典型的 IC…
数电快速入门：数字逻辑中的锁存器
wiki: 锁存器（英语：latch），或称闩锁，是数字电路中异步时序逻辑电路系统中用来存储信息的一种电子电路。一个锁存器可以存储一比特的信息，通常会有多个一起出现，有些会有特别的名称，像是 “4 位锁存器”（可以存储四个比特）或 “8 位锁存器”（可以存储八个比特）等等。…
如何使用分类与标签进行知识管理
在进行知识管理（笔记，博客，收藏夹和文献等）时，一旦条目数量过多，整个系统就会显得十分杂乱。 一个典型问题就是标签过多，含义模糊不清，反而造成心智负担。如「学习」和「学习类」、「阅读」和「读书」，其实是一个含义，使用标签的时候就会产生多个同义词。
所以这篇文章主要关于：
知识…